Paramètres
Livraison rapide
Livraison gratuite
Incoterms
Types de paiement
Produit marketplace
Xilinx KCU116 : la plateforme de développement FPGA de stockage et réseau 100 Gbps économique
2021-07-27
Le Kintex® UltraScale+™ est considéré comme le dispositif FPGA présentant le meilleur équilibre prix/performances par watt, reposant sur la technologie TSMC 16 nm FinFET de Xilinx®. Combinant la nouvelle UltraRAM et la nouvelle technologie d'optimisation d'interconnexion (SmartConnect), ce dispositif offre la solution la plus rentable pour les applications qui exigent des émetteurs-récepteurs à capacités haut de gamme pour des cœurs de connectivité 100 Gbps. Cette gamme est spécifiquement conçue pour les applications de réseau et de stockage telles que le traitement de paquets réseau et la technologie MIMO sans fil, les réseaux câblés 100 Gbps, l'accélération des réseaux industriels et de data centers, et l'accélération du stockage SSD NVMe. Cet article présente la solution 100 Gbps de mise en réseau TCP Offload Engine et de mise en œuvre de SSD NVMe sur le kit d'évaluation KCU116 de Xilinx en utilisant le cœur TOE100G-IP de Design Gateway qui est destiné aux solutions de processeurs avec une transmission TCP de 12 Go/s sur une interface 100 GbE, et le cœur NVMeG4-IP qui est capable d'atteindre des performances incroyablement rapides d'environ 4 Go/s par SSD.
Présentation du kit d'évaluation Kintex® UltraScale+ KCU116
Le KCU116 est idéal pour évaluer les fonctionnalités clés du Kintex UltraScale+, et plus précisément les performances de l'émetteur-récepteur 28 Gbps. Ce kit est bien adapté au prototypage rapide basé sur un dispositif FPGA XCKU5P-2FFVB676E.
La carte inclut 1 Go de DDR4-2666 32 bits, des ports d'extension FMC pour 1 SSD M.2 NVMe et des voies PCIe Gen4 x8 pour jusqu'à 2 SSD M.2 NVMe. Les émetteurs-récepteurs GTY 16 x 28 Gbps sont disponibles pour l'implémentation des interfaces PCIe Gen4 et 100 GbE et offrent une variété d'interfaces périphériques et de logique FPGA pour les conceptions personnalisées par l'utilisateur.
Figure 1 : Kit d'évaluation KCU116. (Source de l'image : Xilinx Inc.)
Avec les cœurs IP de Design Gateway, le KCU116 fournit tout ce qui est nécessaire pour développer des solutions de stockage et réseau 100 Gbps de pointe sans nécessiter de support MPSoC.
Mise en œuvre de solutions de stockage et réseau 100 Gbps
Figure 2 : Solution de stockage et réseau 100 Gbps sur le KCU116. (Source de l'image : Design Gateway)
Même si les dispositifs Kintex UltraScale+ ne sont pas dotés de la technologie MPSoC comme le Zynq UltraScale+, le traitement des protocoles de stockage NVMe et de réseau peut être mis en œuvre sans processeurs ni systèmes d'exploitation en tirant parti des solutions de cœurs IP de Design Gateway :
- TOE100G-IP : cœur IP de pile de protocoles TCP complète 100 GbE sans nécessiter de processeur
- NVMeG4-IP : contrôleur hôte NVMe autonome avec IP immatérielle PCIe Gen4 intégrée
Le TOE100G-IP et le NVMeG4-IP peuvent fonctionner sans nécessiter de processeur, système d'exploitation ou pilote. La logique utilisateur pour le chemin de contrôle et de données avec les deux IP peut être implémentée par une logique matérielle pure ou sans système d'exploitation par Microblaze, permettant le développement d'applications et d'algorithmes de haut niveau plus rapidement et plus facilement sans avoir à se soucier des protocoles NVMe et réseau complexes. Cela ouvre de nouvelles possibilités pour les solutions niveau système avancées, telles que la capture des données de capteurs, le calcul embarqué et les dispositifs edge computing basés sur l'IA.
TOE100G-IP de Design Gateway pour dispositif UltraScale+
Figure 3 : Systèmes TOE100G-IP. (Source de l'image : Design Gateway)
Le cœur TOE100G-IP met en œuvre la pile TCP/IP (en logique câblée) et se connecte au module de sous-système 100 Gb Ethernet de Xilinx pour le matériel de couche inférieure. L'interface utilisateur du TOE100G-IP se compose d'une interface de registre pour les signaux de commande et d'une interface FIFO pour les signaux de données. Le TOE100G-IP est conçu pour se connecter au sous-système 100 Gb Ethernet qui utilise un AXI4-ST 512 bits pour se connecter à l'interface utilisateur. Le sous-système Ethernet, fourni par Xilinx, inclut les fonctions EMAC, PCS et PMA. La fréquence d'horloge de l'interface utilisateur du sous-système 100 Gb Ethernet est égale à 322,265625 MHz.
Fonctionnalités du TOE100G-IP
- Mise en œuvre de la pile TCP/IP complète
- Prise en charge d'une session par un seul TOE100G-IP (la multi-session peut être mise en œuvre en utilisant plusieurs TOE100G-IP)
- Prise en charge des modes serveur et client (ouverture et fermeture passives/actives)
- Prise en charge de trame étendue
- Interface de données simple par interface FIFO standard
- Interface de commande simple par interface RAM à un port
Les utilisations des ressources du FPGA sur le dispositif FPGA XCKU5P-2FFVB676E sont indiquées dans le Tableau 1 ci-dessous.
|
Tableau 1 : Statistiques d'implémentation d'exemple pour le dispositif Kintex UltraScale+
Pour plus d'informations, consultez la fiche technique du TOE100G-IP qui peut être téléchargée sur le site Web de Design Gateway.
Contrôleur hôte NVMe PCIe Gen4 de Design Gateway pour émetteurs-récepteurs GTY
Le Kintex UltraScale+ est doté d'un émetteur-récepteur GTY capable de prendre en charge une interface PCIe Gen4, mais aucun bloc intégré PCIe Gen4 ni aucun processeur ARM ne sont disponibles.
Design Gateway a résolu ce problème en développant le cœur NVMeG4-IP qui est capable de fonctionner comme un contrôleur hôte NVMe autonome avec une IP immatérielle PCIe et une logique de pont PCIe dans un seul cœur. L'activation de l'accès SSD NVMe PCIe Gen4 simplifie l'interface utilisateur et permet de concevoir des fonctionnalités standard pour faciliter l'utilisation sans avoir besoin de connaître le protocole NVMe.
Figure 4 : Schéma fonctionnel du NVMeG4-IP. (Source de l'image : Design Gateway)
Fonctionnalités du NVMeG4-IP
- Capacité à mettre en œuvre la couche application, la couche transaction, la couche liaison de données et certaines parties de la couche physique pour accéder au SSD NVMe sans processeur ni mémoire DDR externe
- Fonctionnement avec l'IP PHY PCIe Xilinx configurée en tant que PCIe Gen4 à 4 voies (interface bus de 256 bits)
- Tampon de données RAM de 256 Ko inclus
- Prise en charge de six commandes : identification, arrêt, écriture, lecture, SMART et Flush (prise en charge de commandes optionnelles supplémentaires)
- La fréquence de l'horloge utilisateur doit être supérieure ou égale à celle de l'horloge PCIe (250 MHz pour Gen4)
Les utilisations des ressources FPGA du dispositif FPGA XCKU5P-2FFVB676E sont illustrées dans le Tableau 2 ci-dessous.
|
Tableau 2 : Statistiques d'implémentation d'exemple pour le dispositif Kintex UltraScale+.
Pour plus d'informations, consultez la fiche technique du NVMeG4-IP, téléchargeable depuis le site Web de Design Gateway.
Implémentation d'exemple du TOE100G-IP et résultats de performances sur le KCU116
La Figure 5 illustre la vue d'ensemble de la conception de référence basée sur le KCU116 pour démontrer l'implémentation du TOE100G-IP. Le système de démonstration inclut des systèmes Microblaze sans système d'exploitation, une logique utilisateur et des sous-systèmes 100 Gb Ethernet de Xilinx.
Figure 5 : Schéma fonctionnel des systèmes de démonstration TOE100G-IP. (Source de l'image : Design Gateway)
Le système de démonstration est conçu pour évaluer le fonctionnement du TOE100G-IP en modes client et serveur. La logique de test permet d'envoyer et de recevoir des données avec un modèle de test pour la vitesse de transmission la plus élevée possible du côté de l'interface utilisateur. Pour une interface 100 GbE avec le KCU116, quatre émetteurs-récepteurs SFP+ (25GBASE-R) et un câble fibre sont nécessaires, comme illustré à la Figure 6.
Figure 6 : Environnement de démonstration TOE100G-IP configuré sur le KCU116. (Source de l'image : Design Gateway)
La Figure 7 présente un exemple de résultat de test comparant 100G à 1G/10G/25G/40G.
Figure 7 : Comparaison des performances du TOE100G-IP avec 1G/10G/25G/40G sur le KCU116. (Source de l'image : Design Gateway)
Le résultat du test démontre que le TOE100G-IP est capable d'atteindre une vitesse de transmission TCP d'environ 12 Go/s.
Exemple d'implémentation NVMeG4-IP et résultats de performances sur le KCU116
La Figure 8 illustre la vue d'ensemble de la conception de référence basée sur le KCU116 pour démontrer l'implémentation du NVMeG4-IP. Il est possible de mettre en œuvre plusieurs instances du NVMeG4-IP pour atteindre des performances de stockage plus élevées si les ressources FPGA sont disponibles depuis la conception personnalisée de l'utilisateur.
Pour plus de détails sur la conception de référence NVMeG4-IP, reportez-vous au document de conception de référence NVMeG4-IP fourni sur le site Web de Design Gateway.
Figure 8 : Vue d'ensemble de la conception de référence NVMeG4-IP. (Source de l'image : Design Gateway)
Le système de démonstration est conçu pour écrire/vérifier des données avec le SSD NVMe sur le KCU116. L'utilisateur contrôle le fonctionnement de test à l'aide d'une console série. Pour que le SSD NVMe interface avec le KCU116, une carte d'adaptateur AB18-PCIeX16 est requise, comme illustré à la Figure 9.
Figure 9 : Environnement de démonstration NVMeG4-IP configuré sur le KCU116. (Source de l'image : Design Gateway)
La Figure 10 illustre un exemple de résultat de test d'exécution du système de démonstration sur le KCU116 en utilisant le Samsung 970 Pro 512 Go.
Figure 10 : Performances de lecture/écriture du SSD NVMe sur le KCU116 en utilisant le Samsung 970 PRO S. (Source de l'image : Design Gateway)
Conclusion
Les cœurs TOE100G-IP et NVMeG4-IP permettent d'utiliser la capacité de connectivité 100 Gbps sur la carte KCU116 pour la mise en œuvre d'applications de stockage NVMe et de réseau. Un seul TOE100G-IP est capable d'une transmission TCP d'environ 12 Go sur 100 GbE. Le NVMeG4-IP peut fournir un stockage à très hautes performances avec NVMe PCIe Gen4 à environ 4 Go/s par SSD. Plusieurs instances du NVMeG4-IP peuvent être utilisées pour former un contrôleur RAID0 et peuvent augmenter les performances de stockage pour s'adapter à la vitesse de transmission 100 GbE.
Le kit d'évaluation KCU116 et les solutions IP de réseau et de stockage de Design Gateway permettent d'atteindre l'objectif de performances les plus élevées possibles avec l'utilisation des ressources FPGA la plus faible possible pour une solution ou un produit très rentable reposant sur le dispositif Xilinx® Kintex UltraScale+®.
Pour en savoir plus sur le TOE100G-IP et le NVMeG4-IP, la fiche technique, la conception de référence et la configuration de l'environnement de démonstration sont disponibles sur le site Web de Design Gateway :
Avertissement : les opinions, convictions et points de vue exprimés par les divers auteurs et/ou participants au forum sur ce site Web ne reflètent pas nécessairement ceux de DigiKey ni les politiques officielles de la société.
Suisse