Circuit d'attaque de grille double à isolation galvanique 6 kV STGAP2SICD pour FET SiC
Le circuit d'attaque de grille à double canal et isolation galvanique de 6 kV de STMicroelectronics est adapté à l'entraînement de transistors de puissance en SiC dans un boîtier large SO-36
Le STGAP2SiCD de STMicroelectronics est un circuit d'attaque de grille à double canal et à isolation galvanique de 6 kV dans un boîtier large SO-36 qui convient à l'entraînement de transistors de puissance en SiC. Il assure une isolation galvanique entre chaque canal d'attaque de grille et les circuits d'interface et de commande basse tension. Le STGAP2SiCD offre un ensemble complet de protections et une flexibilité d'attaque maximale, en exploitant la dernière technologie d'isolation galvanique de 6 kV.
Le circuit d'attaque de grille se caractérise par une capacité de 4 A et des sorties rail-à-rail, ce qui le rend adapté aux applications de moyenne et de haute puissance, telles que la conversion de puissance, les entraînements industriels et les onduleurs, et peut supporter un rail haute tension jusqu'à 1200 V.
L'immunité aux transitoires dV/dt est de ±100 V/ns dans toute la plage de températures, assurant ainsi une robustesse remarquable contre les transitoires de tension. Le dispositif est doté d'une option de source et de réception séparées pour une configuration facile de l'attaque de grille ainsi que d'une fonction de blocage de Miller qui empêche les pointes de grille pendant les commutations rapides dans les topologies en demi-pont. Les entrées logiques compatibles CMOS/TTL jusqu'à 3,3 V assurent un interfaçage simple avec les microcontrôleurs et les périphériques DSP.
Le dispositif intègre un verrouillage en cas de sous-tension spécifique pour le SiC et une protection de blocage thermique afin de concevoir facilement des systèmes haute fiabilité. Dans les topologies en demi-pont, la fonction d'interverrouillage empêche les sorties d'être élevées en même temps, évitant ainsi les conditions de déclenchement en cas de commandes d'entrée logiques erronées. Une broche de configuration dédiée peut désactiver la fonction d'interverrouillage pour permettre un fonctionnement indépendant et parallèle des deux canaux. Le temps de propagation entre l'entrée et la sortie est de 75 ns, ce qui permet une commande PWM précise. Un mode veille est disponible pour réduire la consommation d'énergie au repos.
- Rail haute tension jusqu'à 1200 V
- Capacité du courant d'attaque : réception/source de 4 A à +25°C
- Immunité aux transitoires dv/dt de ±100 V/ns
- Temps de propagation global entrée/sortie : 75 ns
- Option de réception et source distinctes pour configuration aisée de l'attaque de grille
- Blocage de Miller 4 A
- Fonction UVLO spécifique pour SiC
- Fonction d'interverrouillage configurable
- Broches SD et BRAKE dédiées
- Tension d'attaque de grille jusqu'à 26 V
- Entrées TTL/CMOS de 3,3 V, 5 V avec hystérésis
- Protection contre le blocage thermique
- Fonction de veille
- Isolation galvanique de 6 kV
- Boîtier large SO-36W
STGAP2SICD 6 kV Galvanic Iso Dual Gate Driver for SiC FETs
| Image | Référence fabricant | Description | Quantité disponible | Prix | Afficher les détails | |
|---|---|---|---|---|---|---|
![]() | ![]() | STGAP2SICDTR | DIGITAL ISO 6KV 2CH GT DVR 36SO | 1716 - Immédiatement | $2.52 | Afficher les détails |
![]() | ![]() | EVALSTGAP2SICD | EVAL BOARD FOR STGAP2SICD | 0 - Immédiatement | $73.28 | Afficher les détails |




