Le dispositif LMK04208 de Texas Instruments est un conditionneur d'horloge hautes performances, offrant des capacités de nettoyage, de génération et de distribution de gigue d'horloge supérieures, avec des fonctionnalités avancées pour répondre aux exigences des systèmes nouvelle génération. L'architecture PLLatinum™ à double boucle permet d'obtenir une gigue eff. de 111 fs (12 kHz à 20 MHz) avec un module VCXO à faible bruit ou une gigue eff. inférieure à 200 fs (12 kHz à 20 MHz) avec une diode varicap et un quartz externe à faible coût.
L'architecture à double boucle comprend deux boucles à verrouillage de phase (PLL) hautes performances, un circuit d'oscillateur à quartz à faible bruit et un oscillateur commandé en tension hautes performances. La première PLL (PLL1) offre une fonctionnalité de nettoyage de gigue à faible bruit, tandis que la deuxième PLL (PLL2) effectue la génération d'horloge. PLL1 peut être configurée pour fonctionner avec un module VCXO externe ou l'oscillateur à quartz intégré avec une diode varicap et un quartz externe ajustable. Lorsqu'elle est combinée à une bande passante de boucle très étroite, PLL1 utilise le bruit de phase dans un environnement immédiat supérieur (décalages en dessous de 50 kHz) du module VCXO ou le quartz réglable pour nettoyer l'horloge d'entrée. La sortie de PLL1 est utilisée en tant que référence d'entrée propre à PLL2 où elle verrouille l'oscillateur commandé en tension intégré. La bande passante de boucle de PLL2 peut être optimisée pour nettoyer le bruit de phase éloigné (décalages au-dessus de 50 kHz), lorsque l'oscillateur commandé en tension intégré surpasse le module VCXO ou le quartz ajustable utilisé dans PLL1.
Fonctionnalités |
|
|
- Performances de gigue eff. ultrafaible
- Gigue eff. de 111 fs (12 kHz à 20 MHz)
- Gigue eff. de 123 fs (100 Hz à 20 MHz)
- PLL1
- Circuit d'oscillateur à quartz intégré, à faible bruit
- Mode de maintien lorsque les horloges d'entrée sont perdues
- Fonctions de déclenchement/récupération automatique ou manuel
- PLL2
- Seuil de bruit PLL normalisé de -227 dBc/Hz
- Débit du détecteur de phase jusqu'à 155 MHz
- Doubleur de fréquence OSCin
- Oscillateur commandé en tension intégré, à faible bruit, ou mode d'oscillateur commandé en tension externe
- Deux horloges à entrée redondante avec LOS
- Modes de commutation automatique et manuel
|
|
- Architecture PLL PLLatinum™ à double boucle
- Plage de divisions de sortie de 1 à 1045 (paires et impaires) avec rapport cyclique de 50 %
- Six sorties programmables LVPECL, LVDS ou LVCMOS
- Délai numérique : fixe ou ajustable dynamiquement
- Contrôle de retard analogique à pas de 25 ps
- Sept sorties différentielles, jusqu'à 14 sorties asymétriques
- Jusqu'à six oscillateurs VCXO/sorties avec tampon à quartz
- Fréquences d'horloge jusqu'à 1536 MHz
- Mode à retard nul
- Trois sorties d'horloge par défaut à la mise sous tension
- Multimode : PLL double, PLL unique et distribution d'horloge
- Plage de températures industrielles : -40°C à +85°C
- Fonctionnement de 3,15 V à 3,45 V
- Boîtier WQFN à 64 broches (9,0 mm x 9,0 mm x 0,8 mm)
|