Die Familie LMK04208 von Texas Instruments besteht aus leistungsstarken Taktkonditionierern mit überlegener Takt-Jitter-Bereinigung, Takterzeugung und Taktverteilung inklusive erweiterter Funktionen, um den Anforderungen der neuesten Systeme gerecht zu werden. Die Doppelschleifen-PLLatinum™-Architektur ermöglicht einen Jitter von 111 fs RMS (12 kHz bis 20 MHz) mit einem rauscharmen VCXO-Modul oder einen Jitter von unter 200 fs RMS (12 kHz bis 20 MHz) mit einem kostengünstigen externen Quarz und einer Kapazitätsdiode.
Die Doppelschleifenarchitektur besteht aus zwei leistungsstarken Phasenregelkreisen (PLL), einem rauscharmen Quarzoszillator-Schaltkreis und einem leistungsstarken spannungsgeregelten Oszillator (VCO). Die erste PLL (PLL1) sorgt für eine rauscharme Jitter-Bereinigung, während die zweite PLL (PLL2) für die Takterzeugung zuständig ist. PLL1 kann entweder zum Betrieb mit einem externen VCXO-Modul oder dem integrierten Quarzoszillator mit einem externen abstimmbaren Quarz und einer Kapazitätsdiode konfiguriert werden. Bei Kombination mit einer sehr schmalen Loop-Bandbreite nutzt PLL1 das überlegene Nahbereichsphasenrauschen (Offsets unter 50 kHz) des VCXO-Moduls oder des abstimmbaren Quarzes, um den Eingangstakt zu bereinigen. Der Ausgang von PLL1 wird als saubere Eingangsreferenz für PLL2 verwendet, wo er den integrierten VCO sperrt. Die Loop-Bandbreite von PLL2 kann optimiert werden, um das Fernbereichsphasenrauschen (Offsets über 50 kHz) zu bereinigen, wobei der integrierte VCO die Leistung des VCXO-Moduls oder des abstimmbaren Quarzes in PLL1 übertrifft.
Merkmale |
|
|
- Extrem niedriger RMS-Jitter
- Jitter von 111 fs RMS (12 kHz bis 20 MHz)
- Jitter von 123 fs RMS (100 Hz bis 20 MHz)
- PLL1
- Integrierter, rauscharmer Quarzoszillator-Schaltkreis
- Holdover-Modus bei Verlust der Eingangstaktsignale
- Automatische oder manuelle Auslösung/Wiederherstellung
- PLL2
- Normalisiertes PLL-Grundrauschen von -227 dBc/Hz
- Phasendetektorfrequenz von bis zu 155 MHz
- OSCin-Frequenzdoppler
- Integrierter, rauscharmer VCO oder Modus mit externem VCO
- Zwei redundante Eingangstaktsignale mit LOS
- Automatische und manuelle Umschaltmodi
|
|
- PLLatinum™-PLL-Architektur mit Doppelschleife
- Unterteilung Ausgang mit Tastverhältnis von 50 %: 1 bis 1045 (gerade und ungerade)
- Sechs programmierbare LVPECL-, LVDS- oder LVCMOS-Ausgänge
- Digitale Verzögerung: fest oder dynamisch einstellbar
- Analogverzögerungssteuerung in 25-Ps-Schritten
- Sieben differenzielle und bis zu 14 asymmetrische Ausgänge
- Bis zu sechs VCXO-/quarzgepufferte Ausgänge
- Taktraten von bis zu 1536 MHz
- 0-Verzögerung-Modus
- Drei voreingestellte Taktausgänge bei Anlauf
- Verschiedene Modi: Doppel-PLL, Einzel-PLL und Taktverteilung
- Industrieller Temperaturbereich: -40 °C bis 85 °C
- Betrieb von 3,15 V bis 3,45 V
- 64-poliges WQFN-Gehäuse (9,0 mm × 9,0 mm × 0,8 mm)
|