L'architettura N+1 supporta sistemi di alimentazione più affidabili

La maggiore integrazione resa possibile dai dispositivi system-on-chip (SoC) e dai gate array programmabili sul campo (FPGA) ha consentire di incorporare ulteriori funzionalità in sistemi industriali. Tuttavia poiché questi sistemi ora assumono ruoli precedentemente supportati da più prodotti, si è registrata una crescente domanda di tolleranza ai guasti e ridondanza, non solo nei controller stessi ma anche nella fonte di alimentazione.

Le maggiori funzionalità possono portare anche a fabbisogni di corrente particolarmente alti. In questi casi, il progettista del sistema di alimentazione può usare l'opzione di parallelizzare due o più unità. La parallelizzazione non solo supporta alti fabbisogni di corrente continuando a offrire una migliore affidabilità complessiva con minori stress a lungo termine, ma può anche supportare l'implementazione di progetti ridondanti "N+1".

L'architettura N+1 aggiunge almeno un alimentazione in più a un sistema, che può fornire energia se gli altri hanno dei guasti. Dal punto di vista economico, l'architettura a ridondanza N+1 è particolarmente vantaggiosa, in sistemi più grandi, per fornire tolleranza ai guasti. La probabilità che più di una fonte di alimentazione si guasti contemporaneamente, in condizioni operative normali, è estremamente bassa per cui l'aggiunta di un'alimentazione a una serie di due o tre che funzionano in modalità di condivisione della corrente non aumenta moltissimo i costi.

Due sono i metodi usati comunemente per la ridondanza N+1. Uno consiste nello specificare un alimentatore di riserva come cold o hot-standby. Sebbene il funzionamento in cold-standby aumenti da durata dell'alimentatore di riserva, il tempo richiesto per l'avvio dopo un guasto può portare a errori di sistema. L'hot standby assicura che la fonte di riserva sia pronta a intervenire nel caso in cui un altro alimentatore del gruppo abbia un guasto. Tuttavia, dato che deve restare operativa a bassissimo carico, e quindi a bassa efficienza, subirà più stress dalla generazione di calore interno rispetto a una unità in cold-standby.

Consentendo alla fonte di riserva di prendere parte alla condivisione della corrente, le sollecitazioni sugli alimentatori vengono bilanciate nel sottosistema di alimentazione. Tradizionalmente, gli alimentatori vengono progettati per un'efficienza di picco per alti carichi di uscita, il che significa che se la condivisione della corrente viene utilizzata a un carico inferiore al picco, aumenta la generazione di calore in eccesso. Negli ultimi anni, tuttavia, la progettazione degli alimentatori si è concentrata sull'efficienza a basso carico, il che ha alleviato il problema. Possono essere usati alimentatori che offrono un intervallo di efficienza più ampio per assicurare che operino in una zona di bassa produzione di calore durante il funzionamento normale e passino in una situazione di carico maggiore dopo un guasto.

Le soluzioni per la ridondanza N+1 sono disponibili a più livelli, da alimentatori a piena potenza fino a elementi costituitivi a livello di CI. A livello degli alimentatori a piena potenza, la serie VFK600 di CUI è studiata per il funzionamento in parallelo. Quando in parallelo, la corrente di carico può essere condivisa in modo equo tra i due moduli collegando i loro pin per scheda. VFK600 può essere impostato in due modi diversi per raggiungere il funzionamento in parallelo: uno per il funzionamento in parallelo e l'altro per il funzionamento ridondante N+1, idoneo quando per i carichi è richiesta alimentazione di riserva.

Assicurando fino a 700 W con un'uscita isolata, VFK600 è racchiuso in un resistente contenitore metallico con dissipatore di calore integrato ed è idoneo per l'uso con un bus c.c. intermedio, offrendo un intervallo di ingresso 2:1 da una fonte di alimentazione di 18-36 V_c.c. o 36-77 V_c.c., con conversione massima da 12 a 48 V_c.c.. L'alimentatore offre protezione da cortocircuiti interni e controllo on/off remoto.

Anche se alimentatori come VFK600 contengono i componenti necessari per funzionare in sistemi N+1, potrebbe non essere lo stesso con altri progetti, oppure, nel progetto, potrebbe essere richiesto un approccio personalizzato. Di conseguenza, serve un metodo per interconnettere in parallelo più alimentatori. Una delle tecniche usate comunemente nei progetti N+1 consiste nell'usare diodi Schottky ORing per collegare alimentatori ridondanti a un punto comune sul carico.

In genere, un dispositivo ORing è un diodo che viene usato per proteggere il sistema da guasti come cortocircuiti dalla fonte di alimentazione in ingresso. Consentendo alla corrente di scorrere in una sola direzione, il diodo ORing isola il guasto dal bus ridondante, per cui il sistema continua a funzionare utilizzando gli alimentatori restanti.

Un diodo scollega in modo efficiente all'istante una fonte di alimentazione in ingresso in caso di cortocircuito. L'uso di un diodo convenzionale presenta però degli inconvenienti. Un diodo in un'applicazione ORing passa la maggior parte della sua vita operativa in modalità conduzione diretta, dissipando potenza e calore a causa della caduta di tensione intrinseca del diodo e portando alla necessità di una maggiore gestione termica.

Il problema, nel caso di questa maggiore dissipazione di potenza, si è fatto più evidente negli ultimi anni con l'aumento delle densità di potenza e, in applicazioni come i server di data center, vi è una forte tendenza a ridurre il più possibile i costi del raffreddamento ad aria forzata.

La sostituzione del diodo ORing con un MOSFET a canale N richiede un piccolo aumento del livello di complessità, ma la maggiore conducibilità del MOSFET riduce la necessità di dissipatori di calore per il diodo e di simili tecniche di gestione termica in applicazioni ad alta potenza, al costo di una complessità dei circuiti leggermente superiore. Un esempio di un controller progettato specificamente per questo scopo è LM5050-1 di Texas Instruments. Si tratta di un controller ORing high-side a tensione positiva che induce un MOSFET esterno a canale N a fungere da sostitutivo per un diodo ORing.

La tensione dai pin source (emettitore) e i pin drain (collettore) del MOSFET viene monitorata da LM5050-1. Un pin di uscita gate (base) spinge il MOSFET a controllare il suo funzionamento in base alla tensione monitorata tra source e drain. Il comportamento risultante è quello di un raddrizzatore ideale: i pin source e drain del MOSFET fungono rispettivamente da pin dell'anodo e del catodo di un diodo.

Figura 1: Diagramma a blocchi di LM5050-1 di TI.

LM5050-1 è progettato per regolare la tensione tra gate e source del MOSFET se la tensione tra pin source e pin drain del MOSFET scende sotto di 30 mV circa. Con la caduta di tensione, la tensione del pin gate scenderà finché la tensione attraverso il MOSFET non è regolata a 22 mV. Se la corrente del MOSFET si inverte, magari a causa di un problema dell'alimentazione in ingresso tale che la tensione attraverso drain e source del MOSFET è più negativa di -30 mV circa, LM5050-1 scarica rapidamente il gate del MOSFET attraverso un transistor a forte scarica.

Se l'alimentazione in ingresso si interrompe bruscamente, come accadrebbe se venisse cortocircuitata direttamente a terra, temporaneamente attraverso il MOSFET scorrerà una corrente inversa finché il gate non può essere scaricato completamente. Questa corrente inversa deriva dalla capacità di carico e dalle alimentazioni collegate in parallelo. LM5050-1 risponde a una condizione di inversione della tensione in genere entro 25 ns. Il tempo effettivo richiesto per disattivare il MOSFET dipenderanno dalla carica tenuta dalla capacitanza del gate del MOSFET usato. Secondo TI, un MOSFET con 47 nF di capacitanza effettiva del gate può essere disattivato tipicamente in 180 ns. Questi tempi rapidi di disattivazione riducono al minimo i disturbi della tensione in uscita, come pure i transitori di corrente dagli alimentatori ridondanti.

Un brusco cortocircuito a zero ohm sull'alimentazione in ingresso indurrà lo scorrimento massimo possibile di corrente inversa, mentre il circuito di controllo interno dell'LM5050-1 scarica il gate del MOSFET. Durante questo periodo di tempo, la corrente inversa è limitata solo dalla resistenza in stato On del MOSFET, oltre che dalle resistenze e induttanze parassite dei conduttori. Nel peggiore dei casi, la corrente inversa istantanea sarebbe in genere limitata a (V_out - V_in)/R_DS(on).

Quando il MOSFET viene disattivato così bruscamente, l'energia immagazzinata nelle induttanze parassite dei conduttori verrà trasferita al resto del circuito. Di conseguenza, LM5050-1 vedrà picchi di tensione sui pin di misurazione. Il pin collegato alla fonte può essere protetto dal diodo che aggancia il pin a terra in direzione negativa; l'altro pin può essere protetto con un diodo di protezione TVS, un condensatore di bypass locale o entrambi.

Un'alternativa a un circuito discreto attivo ORing può essere una versione in contenitore, come i dispositivi della serie Cool-ORing di Vicor. Questi combinano un controller a MOSFET ORing ad alta velocità e un MOSFET con resistenza in stato ON molto bassa in un contenitore LGA (land-grid-array) di 5 x 7 mm termicamente resistente ad alta densità. Queste soluzioni raggiungono una resistenza in stato ON minima tipica di 1,5 μΩ e consentono fino a 24 A di corrente di carico continua su un ampio intervallo di temperature di funzionamento. Il progetto può essere usato in applicazioni high-side a bassa tensione e, riunendo assieme il circuito di supporto, può far risparmiare spazio su scheda rispetto alle soluzioni discrete. I componenti offrono risposte a condizioni di errore a una velocità fino a 80 nS. Una funzione master/slave consente la parallelizzazione di dispositivi per requisiti ORing attivi in alta corrente.

Figura 2: Risposta della soluzione Cool-ORing di Vicor a condizioni di guasto.

Consentendo l'accoppiamento sicuro di alimentatori, le soluzioni ORing supportano la creazione di sistemi di alimentazione più affidabili basati sulla ridondanza N+1 a costi ragionevoli per sistemi industriali e non solo.