Buffer di clock integrato PI6CL1001 con traduzione di livello

Il buffer di clock LVCMOS PI6CL1001 a bassa tensione, a basso rumore, non invertente e a uscita singola con traslazione di livello di Diodes supporta alimentazioni di 1,0 ~ 1,8 V, è caratterizzato da un basso jitter e ha la capacità di colmare la disparità di alimentazione tra i dispositivi clock-source e clock-drain. La tensione di alimentazione V_{DD_IN} definisce il livello di clock di ingresso, mentre la tensione di alimentazione V_{DD_OUT} definisce il livello di clock di uscita. PI6CL1001 è in grado di traslare i livelli di clock da basso ad alto o da alto a basso. Dispone di un ingresso a sicurezza intrinseca che impedisce l'oscillazione alle uscite in assenza di un segnale di ingresso e consente segnali di ingresso prima che venga fornito V_DD. È disponibile nel contenitore DFN0808 dall'ingombro compatto.