Buffer di clock a formato fisso a basso jitter Si533xx

Silicon Labs offre buffer di clock fanout LVCMOS, LVPECL e LVDS a basso jitter con un massimo di 10 o 12 uscite e intervallo di frequenza da c.c. a 200 o 1.250 MHz

Immagine dei buffer di clock a formato fisso a basso jitter Si533xx di Silicon LaboratoriesSilicon Labs sta significativamente ampliando il numero di buffer di clock LVPECL, LVDS e LVCMOS a formato fisso. I buffer a formato fisso sono ideali per applicazioni di distribuzione di segnali di clock che necessitano di buffer fanout semplici e per gli utenti che non sono disposti a pagare un extra per avere funzionalità avanzate, come la selezione del formato di uscita di clock e la divisione del clock. Questi buffer offrono più uscite di clock e jitter inferiore rispetto alla famiglia legacy di buffer a formato fisso Si5330 di Silicon Labs. Questi buffer a formato fisso possono essere abbinati a clock ad alte prestazioni di Silicon Labs come gli XO/VCXO Si5338/35/4x/8x e Si5xx, offrendo soluzioni per reti di distribuzione del clock per qualsiasi applicazione.

Caratteristiche Applicazioni
  • Basso jitter additivo: 120 fs RMS
  • LDO integrati per alte prestazioni PSRR
  • Fino a 12 uscite LVCMOS da ingressi LVCMOS
  • Intervallo di frequenza: da c.c. a 200 MHz 
  • Più opzioni di configurazione 
  • Opzione a doppio banco
  • Opzione MUX di ingresso 2:1
  • Comunicazioni - Gigabit Ethernet
  • Data center - PCIe Bus
  • Infrastruttura wireless
  • Audio/video
  • Industriale

Evaluation Board

ImmagineCodice produttoreDescrizioneFunzioneCI/componente utilizzatoDotazioneQuantità disponibilePrezzoVedi i dettagli
EVAL BOARD FOR SI53300SI53301/4-EVBEVAL BOARD FOR SI53300Buffer per clockSi53300Scheda/e6 - Immediatamente$117.59Vedi i dettagli
Data di pubblicazione: 2017-02-14