Principi base del mondo analogico - Parte 1: Convertitori analogico/digitale SAR

Nota del redattore: I convertitori analogico/digitale (ADC) collegano il mondo analogico a quello digitale e sono quindi fondamentali in qualsiasi sistema elettronico connesso al mondo reale. Svolgono un ruolo determinante anche per le prestazioni di un sistema. Questa serie illustra nei dettagli i fondamenti degli ADC, i vari tipi e le rispettive applicazioni. La Parte 1 di questa serie sui principi base del mondo analogico parla degli ADC SAR (registro ad approssimazioni successive). Nella Parte 2 verranno presi in esame i convertitori delta-sigma (ΔƩ).

Il mondo reale è sempre di tipo analogico, quindi per portare nel dominio digitale le informazioni rilevate è necessaria una conversione. Questo "lavoro pesante" è riservato principalmente ai convertitori analogico/digitale (ADC). Nel corso degli anni, le tre topologie di ADC che si sono affermate sono gli ADC con registro ad approssimazioni successive (SAR), quelli sigma-delta (S-D) e quelli pipeline. Sono profondamente diverse fra loro, perché devono operare in campi di frequenza diversi, dovendo rispondere ad applicazioni che spaziano dai sensori a bassa frequenza alle comunicazioni LiDAR o satellitari a frequenze superiori e altre ancora.

L'ADC SAR è stato il primo convertitore a raggiungere un'ampia diffusione. Nel tempo, questa topologia è stata introdotta in numerose applicazioni, tra cui il controllo di processo, il settore medicale e i primi sistemi audio digitali, che beneficiano degli intervalli di conversione dell'uscita tra 8 e 20 bit degli ADC SAR. Tuttavia, il punto di forza dell'ADC SAR è la sua capacità di catturare quella che potremmo definire "un'istantanea" del segnale di ingresso analogico, utilizzando più istantanee di segnale per disegnare un quadro generale in un determinato arco di tempo.

Questo articolo descrive brevemente la catena di segnali dell'ADC SAR. Passa poi ad approfondire questa topologia di ADC analizzando lo stadio di ingresso fondamentale che è responsabile delle istantanee prese dall'ADC. Presenta infine esempi di soluzioni di ADC SAR - AD7625BCPZ e AD4020BCPZ-RL7 di Analog Devices - concentrandosi sul meccanismo di conversione analogico/digitale interno del dispositivo ADC4020BCPZ-RL7. Vengono fornite inoltre le specifiche chiave per un adeguato sistema di acquisizione dati.

La catena di segnali analogici dell'ADC SAR

L'ADC SAR è presente in sistemi come le apparecchiature dei test automatici, l'automazione macchine, le apparecchiature medicali e l'acquisizione di dati di precisione. Quale che sia la sua applicazione, esiste un segnale analogico che richiede una rappresentazione digitale con una modesta risoluzione da 8 a 20 bit, campionamento da quasi c.c. a 15 megacampioni al secondo (Msps) (al momento della stesura di questo articolo).

L'ADC SAR è perfettamente in grado di funzionare senza una catena di segnali front-end analogici (AFE). Tuttavia, se il progettista deve riuscire anche a presentare un segnale al front-end dell'ADC SAR, è più probabile che serva un certo grado di condizionamento del segnale (Figura 1).

Figura 1: Questa catena di segnali dell'ADC SAR di esempio include un rilevatore di raggi X, AFE, driver amplificatore, convertitore a 6 Msps AD7625BCPZ di Analog Devices e un "ricevitore" digitale per i risultati della conversione (FPGA). (Immagine per gentile concessione di DigiKey)

Nella figura, una sorgente di raggi X invia all'apposito rilevatore un segnale che attraversa i bagagli. Il dispositivo a raggi X ha il compito di costruire velocissimamente un'immagine completa del bagaglio per evitare lungaggini al viaggiatore.

Il front-end prende il segnale del rilevatore ed esegue funzioni di condizionamento del segnale come il guadagno analogico e la commutazione di livello. Il segnale viene poi presentato all'ADC SAR, in questo caso il modello AD7625BCPZ di Analog Devices.

L'amplificatore prima dell'ADC SAR fornisce un'adeguata stabilità, di solito con un filtro passa-basso di primo ordine tra l'amplificatore e l'ADC SAR. L'ADC SAR è in grado di campionare fino a 6 Msps - un campione ogni 167 ns - per accogliere più istantanee in poco tempo.

Il core dello stadio d'ingresso dell'ADC SAR semplificato

Nel corso del tempo l'ADC SAR è stato migliorato e potenziato più volte, ma la sua attività primaria è rimasta la ridistribuzione della carica - una delle implementazioni più comuni dell'ADC ad approssimazioni successive. Inoltre, diversamente dal convertitore S-D e da quello pipeline, l'ADC SAR offre anche il vantaggio della latenza zero.

Al livello più semplice, è facile vedere dove avviene l'istantanea del segnale. Il core dell'ingresso dell'ADC SAR contiene un commutatore di acquisizione del segnale di ingresso (S₁), un array capacitivo, un commutatore di conversione (S_C) e una tensione di riferimento interna (½ V_REF) (Figura 2).

Figura 2: Un amplificatore operazionale, con un filtro di stabilizzazione dell'uscita, che pilota un ADC SAR. (Immagine per gentile concessione di DigiKey)

Il core dell'ADC SAR funziona come segue:

1. S₁ si apre, S_C si chiude: questo scollega lo stadio di ingresso dalla sorgente del segnale analogico.
2. La carica su C viene ricalibrata a ½ V_REF. Questa ricalibrazione riporta l'ADC SAR a zero.
3. Quindi, S₁ si chiude, S_C si apre: a questo punto il dispositivo è collegato al segnale analogico di ingresso.
4. L'ADC SAR acquisisce il segnale di ingresso, V_S, nel corso di un tempo di acquisizione prestabilito. Questo tempo di acquisizione espone immediatamente il rumore di commutazione di S₁ e S_C e l'amplificatore al caricamento del condensatore e al rumore di commutazione.
5. S₁ si apre: questo è il momento esatto in cui viene acquisita l'istantanea del segnale.
6. L'ADC SAR converte il segnale a V_C nella sua rappresentazione digitale. Il tempo richiesto per questo è detto "tempo di conversione".

Dettagli del core dello stadio d'ingresso dell'ADC SAR

Il core della conversione si occupa della ridistribuzione della carica del segnale acquisito a V_C. L'orchestrazione della ridistribuzione della carica del convertitore ha luogo nel core, controllata dal clock mediante una porta logica. Da questo processo, ogni codice di uscita digitale controllato dal clock arriva all'uscita DOUT dell'ADC SAR (Figura 3).

Figura 3: Una barriera dell'ADC SAR a 4 bit ha un array completo di condensatori pesati digitalmente: 16C, 8C, 4C, 2C e due C. (Immagine per gentile concessione di DigiKey)

Per prima cosa, durante la conversione l'algoritmo dell'ADC SAR determina il bit più significativo (MSB). Quindi inizia a testare l'ampiezza del segnale rispetto a ½ V_REF commutando il fondo del condensatore 16C tra gli ingressi del comparatore V- e V_REF. Il confronto successivo nella linea di conversione dell'ADC SAR riguarda il test di 8C (non in figura) rispetto a ½ V_REF, seguito dal test di 4C, ecc.

Dettagli della conversione dell'uscita dell'ADC SAR

La decisione sul bit più significativo viene trasmessa immediatamente tramite il pin DOUT e il commutatore MSB rimane fermo mentre viene presa la decisione MSB 1. L'ADC SAR porta questo algoritmo fino alla selezione finale del bit meno significativo (LSB) (Figura 4).

Figura 4: L'ADC SAR a 4 bit effettua il clock dell'algoritmo di conversione tramite le decisioni dei bit e le trasmette tramite il pin DOUT (in Figura 3). (Immagine per gentile concessione di DigiKey)

Nella Figura 4, le decisioni sui bit controllate dal clock dell'ADC SAR vengono prese dall'MSB fino all'LSB. Tutti i dati di conversione continuano a essere rilevati immediatamente attraverso DOUT in alto a destra della Figura 3. In genere, il throughput completo richiede molto tempo per l'acquisizione del segnale e un ciclo di clock per ogni bit.

Le sfide di conversione dell'ADC SAR

Il progettista deve essere consapevole della quantità di tempo di assestamento del segnale richiesto per assicurare l'acquisizione del valore analogico corretto dalla conversione (Figura 5).

Figura 5: Schema del tempo di conversione di un ADC SAR a 12 bit. Ogni conversione completa richiede 16 clock. (Immagine per gentile concessione di DigiKey)

Nella Figura 5, il segnale di ingresso V_C non ha raggiunto la tensione finale desiderata prima dell'apertura del commutatore di ingresso del convertitore. In questo esempio, il progettista del circuito ha mal calcolato il tempo di assestamento del segnale di ingresso dell'amplificatore.

L'ADC SAR a 1,8 Msps a 20 bit AD4020BCPZ-RL7 riduce la complessità di acquisizione dei segnali offrendo una fase di acquisizione estesa pur mantenendo la velocità di throughput. Ha un basso rapporto segnale/rumore (SNR) di 100,5 dB.

Funzione di trasferimento dell'ADC SAR

Il numero dei codici possibili per gli ADC è di 2^N, dove N è il numero di bit. Ad esempio, un convertitore a 4 bit ha 2⁴ o 16 codici separati (Figura 6).

Figura 6: La funzione di trasferimento, o grafico del codice di uscita digitale rispetto alla tensione di ingresso analogica di un ADC SAR a 4 bit ideale, dovrebbe essere una linea retta. (Immagine per gentile concessione di DigiKey)

Quadro d'insieme

La velocità di throughput dell'ADC SAR include il tempo di acquisizione e il tempo di conversione per ottenere dall'ADC AD4020BCPZ-RL7 di Analog Devices velocità di throughput fino a 1,8 Msps con risoluzione a 20 bit. Con la velocità di trasmissione dell'ADC AD4020BCPZ-RL7 è possibile acquisire più istantanee e creare una soluzione di rendering digitale delle immagini per l'automazione macchine e le apparecchiature medicali.

Conclusione

Utilizzato in applicazioni che vanno dal controllo di processo al settore medicale e consumer, l'ADC SAR continua a dimostrare la propria utilità grazie alla sua capacità di catturare istantanee del segnale e al miglioramento costante della risoluzione e della velocità. L'ADC SAR è attualmente dotato di risoluzioni da 8 a 20 bit, con velocità di throughput fino a 15 Msps. AD4020BCPZ-RL di Analog Devices, ad esempio, offre basso rumore, alta velocità e precisione di 1,8 Msps a 20 bit. Va tenuto presente, tuttavia, che l'architettura del convertitore ADC SAR è in continua evoluzione. Ci sono novità all'orizzonte.