Principi base del mondo analogico - Parte 5: Problemi di pilotaggio dell'ingresso degli ADC SAR

Nota del redattore: i convertitori analogico/digitale (ADC) collegano il mondo analogico a quello digitale e sono quindi fondamentali in qualsiasi sistema elettronico connesso al mondo reale. Svolgono un ruolo determinante anche per le prestazioni di un sistema. Questa serie illustra nei dettagli i fondamenti degli ADC, i vari tipi e le rispettive applicazioni. La Parte 1 di questa serie tratta dei principi base del mondo analogico relativi agli ADC SAR. La Parte 2 prende in esame i convertitori delta-sigma. La Parte 3 esamina gli ADC pipeline. La Parte 4 mostra come gli ADC delta-sigma possono generare risultati di rumore ultrabasso. Questa Parte 5 esplora i problemi di pilotaggio dell'ingresso che affliggono gli ADC SAR.

Molte applicazioni di acquisizione dati, controllo industriale e strumentazione richiedono un convertitore analogico/digitale (ADC) ad altissima velocità quando un convertitore con registro ad approssimazioni successive (SAR) è perfettamente adatto. Tuttavia, è essenziale garantire che anche il circuito esterno intorno al convertitore SAR sia all'altezza del compito per la corretta conversione. I terminali cruciali che richiedono una cura speciale per il convertitore SAR sono i suoi ingressi di segnale analogico - se lasciati incustoditi, questi pin di ingresso possono produrre problemi di stabilità e "contraccolpi" di carica capacitiva che possono portare a conversioni imprecise e prolungare i tempi di acquisizione del segnale.

La soluzione per il controllo preciso del segnale di ingresso per le applicazioni con convertitori SAR sta nel pilotaggio degli amplificatori operazionali. Questi dispositivi, supportati da valori corretti di resistore e condensatore di uscita, sono alla base di una soluzione robusta e ad alta precisione per sistemi di conversione SAR ad alta risoluzione a 16 e 20 bit.

Questo articolo tratta brevemente dei problemi legati al raggiungimento di una conversione stabile e accurata degli ADC SAR. Presenta poi un amplificatore operazionale opportuno per il pilotaggio di un ADC SAR e mostra come implementare i necessari circuiti di pilotaggio dell'ingresso. A titolo di esempio useremo soluzioni di Analog Devices.

Circuiteria di ingresso ADC SAR

I circuiti di pilotaggio ADC SAR hanno amplificatori operazionali (A₁ e A₂) che separano l'ADC dalle sorgenti di segnale (Figura 1). In questo circuito, Rext mantiene stabile l'amplificatore "isolando" il suo stadio di uscita dal carico capacitivo dell'ADC (C_IN+ e C_IN-) e da Cext. Cext e C_REF forniscono una sorgente di ingresso quasi perfetta all'ADC che assorbe l'iniezione di carica di commutazione dai morsetti di ingresso IN+, IN- e REF. I morsetti di ingresso (IN+, IN-) seguono la tensione del segnale di ingresso (V_SIG+, V_SIG-) durante il tempo di acquisizione del convertitore, fornendo la carica ai condensatori di campionamento in ingresso dell'ADC, C_IN+ e C_IN-.

Figura 1: In questo circuito, Rext "isola" Cext dallo stadio di uscita dell'amplificatore operazionale. Cext e C_REF sono i serbatoi di carica per l'ADC SAR differenziale durante il periodo di campionamento. (Immagine per gentile concessione di DigiKey)

Osservando l'interno dell'ADC utilizzando come esempi gli ADC SAR AD7915 (16 bit) e AD4021 (20 bit) di Analog Devices, si può notare l'uso di un convertitore digitale/analogico (DAC) per la ridistribuzione della carica. Il DAC capacitivo ha due array identici di condensatori a ponderazione binaria. Questi array si collegano agli ingressi del comparatore non invertente e invertente (Figura 2).

Figura 2: Uno schema semplificato basato di un ADC SAR basato su AD7915 e AD4021, dove N è uguale al numero di bit del convertitore. (Immagine per gentile concessione di Analog Devices, materiale originale modificato da DigiKey)

Durante la fase di acquisizione, gli ingressi (IN+ e IN-) commutano all'array capacitivo. Inoltre, SW+ e SW- si chiudono, legando a massa (GND) i condensatori dal bit meno significativo (LSB). In questo stato, gli array di condensatori diventano i condensatori di campionamento, acquisendo i segnali analogici IN+ e IN-. Al termine della fase di acquisizione, l'ingresso CNV alla logica di controllo (lato destro) passa ad alto per avviare la fase di conversione.

La fase di conversione inizia con l'apertura di SW+ e SW- e la commutazione dei due array di condensatori a GND. In questa configurazione, la tensione differenziale IN+ e IN- acquisita provoca lo sbilanciamento del comparatore. Il DAC di ridistribuzione della carica commuta metodicamente ogni elemento dell'array di condensatori dal bit più significativo (MSB) a LSB, tra GND e REF. L'ingresso del comparatore varia in base ai passi di tensione a ponderazione binaria (VREF/2^N-1, VREF/2^N-2 ... VREF/4, VREF/2). La logica di controllo commuta gli interruttori da MSB a LSB, riportando il comparatore in una condizione bilanciata. Al termine di questo processo, l'ADC torna alla fase di acquisizione e la logica di controllo genera il codice di uscita dell'ADC.

Iniezione della carica in ingresso, stabilità del circuito e pilotaggio dell'ADC AD7915

Un aspetto critico del processo di conversione è l'acquisizione di un'accurata tensione del segnale di ingresso. Il processo di conversione dei dati ADC funziona senza problemi quando l'amplificatore di comando carica accuratamente i condensatori di ingresso, C_IN+ e C_IN-, mantenendo la stabilità fino alla fine del tempo di acquisizione ADC. Il problema per i progettisti è che il terminale di ingresso dell'ADC introduce una capacità (C_IN+, C_IN-) oltre che un rumore di commutazione o un'iniezione di carica "a contraccolpo" che l'amplificatore di comando ha difficoltà a gestire.

Un diagramma di Bode del circuito amplificatore stima rapidamente la stabilità del circuito. Lo strumento del diagramma di Bode approssima l'ampiezza delle funzioni di trasferimento del guadagno ad anello aperto e ad anello chiuso di un amplificatore (Figura 3).

Figura 3: La funzione di trasferimento ad anello aperto e chiuso dell'amplificatore in Figura 1, senza Rext e Cext come carichi dell'amplificatore e il ADC SAR seguente. (Immagine per gentile concessione di DigiKey)

L'asse y quantifica il guadagno ad anello aperto dell'amplificatore (A_OL) e il guadagno ad anello chiuso (A_CL) del circuito amplificatore, dove la curva A_OL dell'amplificatore inizia a 130 dB e il guadagno ad anello chiuso A_CL è pari a 0 dB. Le unità lungo l'asse x quantificano logaritmicamente la frequenza di guadagno ad anello aperto e chiuso da 100 Hz a 1 GHz.

In Figura 3, il guadagno c.c. ad anello aperto dell'amplificatore a circa 220 Hz (f_O) progredisce verso il basso da 130 dB ad una velocità di -20 dB/decade. All'aumentare della frequenza, questo tasso di attenuazione continua oltre 0 dB a circa 180 MHz. Poiché questa curva rappresenta un sistema unipolare, la frequenza di crossover, f_U, è uguale al prodotto guadagno-larghezza di banda (GBWP) dell'amplificatore a guadagno unitario stabile. Questo grafico rappresenta un sistema stabile perché la velocità di chiusura di A_OL e A_CL è di 20 dB/decade.

L'aggiunta di Rext e Cext e dell'ADC SAR modifica il circuito amplificatore creando uno zero e polo del sistema (Figura 4). Il sistema comprende un ADC differenziale PulSAR a 16 bit, 1 Msps AD7915 e un amplificatore da 180 MHz, con ingresso/uscita rail-to-rail ADA4807-1, entrambi di Analog Devices. La combinazione di amplificatore e ADC richiede Rext a causa del carico di capacità di ingresso dell'ADC di 30 pF (tipico). Il circuito richiede anche che Cext agisca da "contenitore di carica" per fornire una carica sufficiente all'ingresso dell'ADC in modo che corrisponda esattamente alla tensione di ingresso.

Figura 4: La figura 4 mostra la risposta del diagramma di Bode di due amplificatori operazionali ADA4807 che pilotano l'ADC SAR AD7915 con due coppie Rext/Cext separate. Le frequenze d'angolo f_P1 e f_Z1 modificano il guadagno ad anello aperto dell'amplificatore, creando una risposta stabile del sistema. Le frequenze d'angolo f_P2 e f_Z2 modificano il guadagno ad anello aperto dell'amplificatore, creando una risposta marginalmente stabile. (Immagine per gentile concessione di DigiKey)

Il circuito in Figura 4 può potenzialmente oscillare a causa del carico capacitivo e dell'iniezione di carica di commutazione dell'ADC nel momento dell'acquisizione iniziale. Il polo e lo zero aggiuntivi creati dai componenti di uscita dell'amplificatore Rext/Cext assicurano un sistema stabile, per cui l'intersezione della curva di guadagno ad anello aperto e chiuso è maggiore di 20 dB/decade, che produce un margine di fase inferiore a 45°. Questa configurazione, con f_P2 e f_Z2, crea un circuito instabile.

Per prevenire l'instabilità, quando si valuta la curva di guadagno ad anello aperto dell'amplificatore con Rext e Cext nel circuito, i progettisti devono includere l'effetto della resistenza di uscita ad anello aperto dell'amplificatore, R_O. La combinazione di R_O pari a 50 ohm (W), Rext e Cext modifica la curva di risposta ad anello aperto introducendo un polo (f_P, Equazione 1) e uno zero (f_Z, Equazione 2). I valori di R_O, Rext e Cext determinano la frequenza d'angolo di f_P. I valori di Rext e Cext determinano la frequenza d'angolo zero, f_Z.

Equazione 1

Equazione 2

I calcoli f_P e f_Z sono:

f_P1 = 842 kHz

f_Z1 = 2,95 MHz

con: R_O = 50 W

Rext = 20 W

Cext = 2,7 nF

f_P2 = 22,7 MHz

f_Z2 = 79,5 MHz

con: R_O = 50 W

Rext = 20 W

Cext = 0,1 nF

I valori di cui sopra per f_P1 e f_Z1 forniscono un sistema stabile per AD7915 e ADA4807-1.

Pilotare l'ADC SAR Easy Drive AD4021

Un'alternativa ad AD7915 è il convertitore SAR a 20 bit, 1 Msps AD7915 Easy Drive. La famiglia di dispositivi AD4021 riduce notevolmente il contraccolpo in ingresso e la corrente di ingresso a 0,5 μA/Msps. Easy Drive è caratterizzato da un consumo energetico ridotto e da una minore complessità della catena di segnali.

L'ingresso analogico di AD4021 ha un circuito che riduce il tipico contraccolpo di carica non lineare dell'ingresso SAR a condensatore commutato. La riduzione del contraccolpo e una fase di acquisizione più lunga consentono l'uso di amplificatori a bassa larghezza di banda e di driver di potenza inferiore (Figura 5).

Figura 5: Il circuito di ingresso ed il tempo di acquisizione di AD4021 riducono la corrente di commutazione di contraccolpo e rilassano i severi requisiti dell'amplificatore di comando. (Immagine per gentile concessione di Analog Devices)

La combinazione di riduzione del contraccolpo e tempo di acquisizione più lungo permette anche un valore più grande del resistore Rext nel filtro di ingresso resistore-condensatore (RC) e un corrispondente condensatore Cext più piccolo. Questa combinazione di un carico amplificatore Cext più piccolo migliora la stabilità e riduce la dissipazione di potenza.

Lo schema di collegamento consigliato per AD4021 con un'unica alimentazione a 5 V sembra avere uno schema circuitale simile. Tuttavia, i requisiti dell'amplificatore sono rilassati e i valori Rext/Cext (R e C) sono più piccoli (Figura 6).

Figura 6: Tipico diagramma applicativo di AD4021 e ADA4807-1 alimentati da una alimentazione singola a 5 V con requisiti di amplificazione più rilassati e un valore di Rext più grande rispetto al pilotaggio di AD7915 discusso in precedenza. (Immagine per gentile concessione di Analog Devices)

In Figura 6, AD4021 basato su SAR utilizza anche un DAC di campionamento per la ridistribuzione della carica. L'ADC integra un clock di conversione e un clock seriale. Di conseguenza, il processo di conversione non richiede un ingresso di clock sincrono (SCK). Questa configurazione permette di prolungare il tempo di acquisizione, che migliora la precisione poiché dà più tempo al segnale di ingresso per assestarsi su un valore finale.

La considerazione principale per l'amplificatore di comando per AD7915 e per AD4021 è il rumore, poiché la combinazione amplificatore/Rext/Cext deve assestarsi da un passo a fondo scala a un livello a 16 bit (0,0015%, 15 ppm) per AD7915 e un livello a 20 bit (0,00001%, 1 ppm) per AD4021.

Per preservare le prestazioni di segnale-rumore (SNR) di AD7915 e AD4021, il rumore dell'amplificatore di comando deve essere inferiore a un terzo del rumore dell'ADC. Il rumore di AD4021 è di 60 mV rms, il che richiede che la combinazione amplificatore/Rext/Cext sia inferiore a 20 mV rms. Il rumore di AD4021 è di 31,5 mV rms, il che richiede che la combinazione amplificatore/Rext/Cext sia inferiore a 10,5 mV rms.

Precision ADC Driver Tool di Analog Devices aiuta i progettisti a calcolare rapidamente i valori corretti di Rext e Cext. Con un driver e un ADC selezionati, questo strumento modella il tempo di assestamento, il rumore e il comportamento di distorsione del circuito.

Conclusione

L'ADC SAR continua a dominare le applicazioni di acquisizione dati ad altissima velocità, di controllo industriale e di strumentazione. Tuttavia, il circuito di ingresso esterno per questi dispositivi - l'amplificatore di comando e il filtro di ingresso - richiede una speciale considerazione per soddisfare i potenziali problemi di iniezione di carica di commutazione e di stabilità dell'amplificatore.

La soluzione per un controllo preciso del segnale di ingresso per la maggior parte dei convertitori SAR, come AD7916 e AD4021, risiede nel driver dell'amplificatore operazionale, in questo caso ADA4807-1. Come mostrato, questi dispositivi, supportati da valori corretti di resistore e condensatore di uscita, sono alla base di una soluzione robusta e ad alta precisione per sistemi di conversione SAR ad alta risoluzione a 16 e 20 bit.